Như đã hứa ở bài viết trước, tôi sẽ nói thêm về cách các transistor bán dẫn hoạt động (như những chiếc công tắc). Transistor bán dẫn gồm 2 loại: PMOS và NMOS. Tuỳ theo giá trị của điện áp mà chúng được quy định ở trạng thái bật hay tắt, tương ứng với giá trị 1 hay 0 trong hệ nhị phân.
Các thuật ngữ “lý thuyết”
Hole (hố thế): một khái niệm trong vật lý nhằm chỉ một đối tượng có điện tích dương (+) đúng bằng điện tích của electron, chỉ khác là ngược dấu. Trên thực tế, hố thế được tạo ra khi một electron hoá trị bị bứt ra khỏi liên kết (vì một lý do của nợ nào đấy như nhiệt độ, ánh sáng… tuỳ loại bán dẫn).![[VOCW]
Hole](http://voz.vn/wp-content/uploads/2009/07/VOCW-Hole.png "[VOCW] Hole")
“Hậu quả để lại” là electron đi chơi mất, trong vật chất về tự nhiên là cân bằng về điện, vị trí trống đó sẽ mang điện dương, nó được gọi là hố thế. Nhưng nét đặc biệt là hố thế cũng có khả năng “đi chơi” tương tự electron. Đúng hơn, là vì các electron có cái sở thích “đứng núi này trông núi nọ”, thấy “nhà kia” trống thế là “nhảy vô”. Vậy là vị trí của electron (thứ 2) trở thành hố thế (thứ 2). Rồi lại electron khác tương tự…
Tổng hợp lại, nếu có n electron “đi hoang” thì sẽ có n hố thế ra đời. n electron này di chuyển có hướng sẽ tạo thành một dòng điện, cũng như n hố thế kia. Electron và hố thế là 2 thành phần dẫn điện cơ bản trong bán dẫn.
N – type semiconductor (bán dẫn loại N): á kim phổ biến nhất trong công nghiệp bán dẫn là Silicon (Si). Nguyên tử Si có 4 electron hoá trị tạo thành mạng liên kết với 4 nguyên tử Si khác. Mọi thứ sẽ rất bình thường không chuyện gì nếu toàn bộ mạng liên kết này đều là Si. Nhưng khi người ta “xáo động” đôi chút bằng cách “vứt” vài nguyên tử Arsenic (As) vào mạng lưới này, điều gì xảy ra?
![[VOCW] N-type transistor](http://voz.vn/wp-content/uploads/2009/07/VOCW-N-type-transistor.png "[VOCW] N-type transistor")
Nguyên tử As có 5 electron hoá trị, khi tạo liên kết với 4 nguyên tử Si khác vẫn còn 1 electron hoá trị “bơ vơ”. Electron “bơ vơ” không người thăm hỏi này sẽ dẫn đến mạng liên kết này bị thừa điện âm. Mạng lưới này được gọi là bán dẫn loại N (negative).
P – type semiconductor (bán dẫn loại P): tương tự với As ở trên, nhưng bằng một nguyên tử có 3 electron hoá trị ví dụ như Indium (In). Mạng liên kết vẫn tạo thành, nhưng bị “hở” ở vị trí của nguyên tử In, tức là chúng ta có được hố thế. Nói cách khác là mạng lưới này thừa điện dương và gọi là bán dẫn loại P (Positive).
![[VOCW] P-type transistor](http://voz.vn/wp-content/uploads/2009/07/VOCW-P-type-transistor.png "[VOCW] P-type transistor")
Doped semiconductor (bán dẫn pha): là 2 loại bán dẫn ở trên, chúng là các chất bán dẫn thuần được “pha” các nguyên tố loại P hay loại N tuỳ theo mục đích sử dụng.
Kiến trúc cơ bản của một MOSFET
Khi có một điện áp cao được đặt vào cổng, cổng sẽ xuất hiện một điện trường, điện trường này sẽ “dụ dỗ” các electron về một phía (nhưng còn bị ngăn bởi 1 lớp cách điện).
Lúc này điện tích (có sẵn) từ nguồn hoặc máng sẽ “bước” trên chiếc “cầu phao” electron để sang phần còn lại của transistor. Nói cách khác, cổng chính là công tắc đóng/ngắt mạch trong từng transistor một.
PMOS transistor (hay transistor loại P): ngược với transistor loại N, bạn chỉ cần hoán vị các phần p và n. Thành phần dẫn điện trong kênh là các hố thế.
Ngược với NMOS, PMOS dẫn điện khi… không có điện (>”<) nằm ở cổng! Khi một điện áp (âm) được đặt vào cổng, chiếc “cầu phao” bị phá vỡ thành dòng điện bị ngắt. Tức cơ chế dẫn điện của của PMOS ngược hoàn toàn NMOS.
Gate dielectric (điện môi cổng): vì sao các điện tích chỉ tụ tập được ở trong kênh mà không lọt qua bên kia cổng để trung hoà điện tích? Đó là lớp cách điện nằm “ngăn sông cấm chợ” giữa 2 thành phần trên. Đó là một lớp khá mỏng, hiện nay thường làm bằng Silicon Dioxide (SiO2). Tuy vậy nó đang “mỏng” đến mức có thể “xuyên qua được” và là vấn đề mà người ta phải nghĩ đến các vật liệu thay thế như HKMG.
Các thuật ngữ “thực tế”
Threshold voltage (điện áp ngưỡng): trong mạch transistor hầu như lúc nào cũng có điện tích, vấn đề là bao nhiêu thì đủ cho một dòng chạy qua, nôm na, cần bao nhiêu “lượng” để thay đổi “chất” của sự vật. Ví dụ bạn cần có bao nhiêu tiền để mua được một chiếc xe (áp cao) và thu nhập dưới mức bao nhiêu bạn bị xếp vào diện “nghèo” (áp thấp).Với kích thước các transistor ngày càng nhỏ xuống thì điện áp này cũng giảm xuống, giúp chúng tiết kiệm điện hơn mà hiệu suất hoạt động về cơ bản vẫn được đảm bảo.
Leakage curremt (sự rò điện): còn nhớ điện môi cổng? Nhiệm vụ của nó là ngăn “chú bé nhà ông Hai leo qua nhà bà Ba”, nhưng vẫn phải đủ “mỏng” để “hương thơm con gái bà Ba vẫn đến được mũi thằng bé con ông Hai”. Khúc mắc xảy ra khi giá đất ngày càng tăng và cả 2 nhà đều giảm bớt không gian sống của mình để kinh doanh nhà trọ. Kết quả là bức tường ngăn cách ngày một mỏng hơn và đến lúc nào đó thì chức năng “ngăn sông cấm chợ” của nó biến mất! “Hiện tượng” này được gọi là sự rò điện (giữa cực cổng và kênh dẫn).
Dòng điện rò (đỏ) thấp vì lớp điện môi (trắng) dày
Dòng điện qua nhiều khi lớp này mỏng đi
Sọc nghiêng là vùng thoái hoá
Hệ quả "lâu dài" cuộc việc "leo tường"
Một số ứng cử viên đã được nghĩ đến như Hafnium Oxide (HfO2) với k ~ 25, Hafnium Silicate (HfSiO4) với k = 15 ~ 18, Tantalum Pentoxide (Ta2O5) với k ~ 25, Titanium Oxide (TiO3) với k = 20 ~ 85… nhưng một số thiếu độ ổn định về nhiệt động học nên đã không được chọn. Theo nghiên cứu của Intel thì các điện môi nền Hafnium có vẻ đáp ứng được các yêu cầu đề ra.
Màu xanh là cổng kim loại và màu vàng là lớp điện môi mới
Các thuật ngữ “sản xuất”
Bulk CMOS (kỹ thuật Bulk): là cách đơn giản nhất để tạo ra phần nền Silicon (Silicon substrate) chỉ bằng một tấm wafer Silicon . Kỹ thuật này hiện đang được Intel sử dụng cho mọi sản phẩm bán dẫn của mình vì theo hãng, việc ứng dụng các kỹ thuật SOI không đem lại hiệu quả gì, và dù cho có, cũng là rất thấp và nó… không đáng để mất thêm tiền sản xuất.
SOI hay Silicon-on-Insulator (kỹ thuật SOI): tôi không tiện dịch từ này mà chỉ có thể miêu tả sơ lược như sau: bạn dùng một tấm wafer Silicon, đặt lên đó một lớp cách điện (insulator) như SiO2 chẳng hạn, sau đó đặt tiếp một lớp Silicon khác lên đó, theo kiểu Si / SiO2 / Si. Lớp cách điện này có thể là Al2O3 hay còn gọi là Sapphire (WOW :-O) tuỳ theo mục đích sử dụng của nhà sản xuất. Kỹ thuật này được IBM sử dụng lần đầu từ 1998 và nó được biết có tác dụng hạn chế hiệu ứng “latch-up” trong thiết kế chip, đồng thời giảm thiểu lượng điện dung dư thừa của kỹ thuật Bulk, góp phần tiết kiệm điện năng.
Latch-up (chuyên môn, không dịch :-P): một hiện tượng xảy ra trong quá trình thiết kế chip, nó gần tương tự với hiện tượng đoản mạch (short circuit). Bằng một lý do vớ vẩn nào đó (thất tình chẳng hạn), kỹ sư đã không cẩn thận và tạo ra một liên kết trở thấp, ví dụ như giữa 2 transistor PNP và NPN để tạo thành cấu trúc PNPN (ngoài mong muốn). Điều này có thể khiến mạch hoạt động không đúng mong muốn (ví dụ như các errata) và nhìn chung là “không hay”.
Tất nhiên hiện tượng này mang tính chủ quan do con người nhưng vẫn có thể dùng công nghệ để khắc phục nó bằng kỹ thuật SOI, khi tạo ra một lớp cách điện giữa bản thân transistor đó với phần còn lại của wafer. Vấn đề chủ yếu ở đây là hiện tượng này có thể tránh được nếu kỹ sư không buồn bã vì thất tình hay bị trừ lương gì gì đó, và dùng SOI thì sẽ tốn kém hơn Bulk đôi chút.
Bonded SOI (SOI “keo dính”): kỹ thuật SOI đơn giản nhất (cũng có thể là tốn kém nhất), bạn ốp 2 tấm wafer Silicon vào một lớp cách điện, thế là xong!
Fully Depleted SOI hay FD SOI (SOI toàn phần): bạn còn nhớ hiện tượng “thoái hoá” phía trên chứ? Việc tạo ra lớp cách điện ở đây cũng tương tự, bằng cách “biến tính” một lớp Silicon. Với FD SOI, lớp cách điện này sẽ dày hơn lớp Si dùng cho dẫn điện.
Partially Depleted SOI hay PD SOI (SOI bán phần): giống với FD SOI, nhưng lớp cách điện lúc này mỏng hơn lớp Si dẫn điện.
Ngoài ra còn nhiều kỹ thuật SOI khác nhưng chúng tuỳ thuộc khả năng “sáng tạo” của từng nhà sản xuất bán dẫn và chúng có hơi hướng chuyên ngành, tôi cũng không có ý định đào sâu hơn (nhức đầu quá :-P).
Các thuật ngữ “khác”
SRAM hay Static RAM (RAM tĩnh): là loại bộ nhớ truy cập ngẫu nhiên tĩnh. So với DRAM thì SRAM hiệu quả hơn rất nhiều. Bạn có thể tạm hiểu SRAM như một chú lính canh, DRAM như một cô bé trực tổng đài. Chú lính thì hầu như lúc nào hỏi (refresh) cũng đều có mặt nhưng cô bé thì lâu lâu lại chạy đâu mất nên cần điểm danh (refresh) liên tục (dynamic mà).Theo tài liệu của Intel thì thời gian để gặp chú lính rất thấp (khoảng 10ns) trong khi với cô bé tổng đài bạn không phải gọi là có ngay (khoảng 60ns). Chưa kể là chú cơ động hơn cô bé rất nhiều khi không phải tạm ngưng giữa mỗi lần gọi (nếu bạn từng gọi tổng đài chắc hiểu rõ tình trạng “Hiện nay mọi liên lạc viên đều bận…”). Nhưng bù lại, chi phía sản xuất DRAM rẻ hơn SRAM rất nhiều vì một tế bào SRAM cần đến 4 transistor trong khi DRAM chỉ cần 1 (chi tiết này thì không so sánh được =D)!
DRAM hay Dynamic RAM (RAM động): đọc phần trên chắc bạn đã hiểu =)
Full node process (tiến trình full node): là các mức đánh dấu kích thước của transistor đã được thu nhỏ đến cỡ nào. Điều để chúng được mang tên full node là ở chỗ chúng được đa số các nhà sản xuất đi theo, hiểu nôm na là theo “chính đạo”. Các tiến trình full node thường được nhắc đến gần đây gồm có 90 – 65 – 45 – 32 – 22 – 16nm.
Half node process (tiến trình half node): y như full node nhưng khác biệt là chúng nằm giữa ở 2 tiến trình full node, và thường không được “công nhận” như “chính đạo”. Điển hình như Intel từng cho biết sẽ không bao giờ sử dụng các tiến trình half node, với lý do “tốn kém chi phí” thay đổi mặt nạ (mask) hay dung dịch chiết quang trong quá trình in litho (lithography). Tuy vậy chúng lại khá phổ biến với nhiều nhà sản xuất khác như chip nhớ hoặc chip đồ hoạ. Có thể kể ra các đại diện như 80 – 55 – 40 – 28nm.
In litho
(hình ảnh trong bài viết có một số thuộc sở hữu của Intel, Vietnam OpenCourseWare và Wikipedia).
>>
Kienthuc
Previous Article
